Docket No.

201163US2S/td

N THE COLLEGE ATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Junichi ASADA

SERIAL NO: 09/740,902

FILED:

December 21, 2000

FOR:

SEMICONDUCTOR DEVICE

10 280 XAMINEROOM

## REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

#### SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number [US App No], filed [US App L ¹], is claimed pursuant to the provisions of 35 U.S.C. §120.
- □ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

**COUNTRY** 

**APPLICATION NUMBER** 

MONTH/DAY/YEAR

**JAPAN** 

11-366673

December 24, 1999

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.

  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed; and
  - (B) Application Serial No.(s)
    - are submitted herewith
    - □ will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No.

24,913

Joseph A. Scafetta, Jr. Registration No. 26,803

BEST AVAILABLE COPY

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



## 日本国特許庁

# PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年12月24日

出 願 番 号 Application Number:

平成11年特許願第366673号


出 類 人 Applicant (s):

株式会社東芝

2001年 1月19日

特 許 庁 長 官 Commissioner, Patent Office





#### 特平11-366673

【書類名】

特許願

【整理番号】

46A9994591

【提出日】

平成11年12月24日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/02

【発明の名称】

半導体装置

【請求項の数】

9

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

浅田 順一

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【電話番号】

03-3457-2520

【代理人】

【識別番号】

100097629

【弁理士】

【氏名又は名称】

竹村 壽

【電話番号】

03-3843-4628

【手数料の表示】

【予納台帳番号】

004961

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体素子と、

前記半導体素子の複数の接続電極に接続された複数のリードと、

前記半導体素子に接続されていない少なくとも1本のダミーリードと、

前記半導体素子を収容する開口部を有し一面に先端が前記半導体素子の接続電極に接続された前記リードと前記ダミーリードとを支持する絶縁フィルムと、

前記絶縁フィルムの前記開口部において前記リード先端と前記接続電極との接続部分及び前記ダミーリード先端を被覆してなる樹脂封止体とを備えていることを特徴とする半導体装置。

【請求項2】 前記樹脂封止体に被覆された前記ダミーリード先端は、前記開口部の周端部と前記開口部内部に配置された前記半導体素子の周端部との間に形成配置されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記ダミーリード先端は、前記半導体素子の上に延在させることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記ダミーリードは、前記絶縁フィルムの周端部より内側に 配置されていることを特徴とする請求項1乃至請求項3のいずれかに記載の半導 体装置。

【請求項5】 前記ダミーリードは、前記リード配列の最小ピッチの少なくとも2倍以上のリードピッチの部分に配置させることを特徴とする請求項1乃至 請求項4のいずれかに記載の半導体装置。

【請求項6】 前記ダミーリードは、少なくとも2本有し、隣接する2本のダミーリードの先端部分は接合されていることを特徴とする請求項1乃至5のいずれかに記載の半導体装置。

【請求項7】 前記ダミーリードは、前記半導体素子の向かい合う2つの辺に形成され、これら向かい合うダミーリードの先端部分は、互いに接続されていることを特徴とする請求項1及び請求項3乃至請求項5のいずれかに記載の半導体装置。

【請求項8】 前記半導体素子には内部回路と電気的に接続されていないダミーの接続電極を有し、前記ダミーリードの先端は、このダミーの接続電極に接続されていることを特徴とする請求項1及び請求項3乃至請求項5のいずれかに記載の半導体装置。

【請求項9】 前記ダミーの接続電極は、電源線又は接地線に電気的に接続されていることを特徴とする請求項8に記載の半導体装置。

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、半導体基板の薄型化に対応したテープや絶縁基板などの絶縁フィルムからなるインターポーザをリードの支持体として用いる半導体装置に関するものである。

[0002]

## 【従来の技術】

半導体装置は、高密度実装化を目的として半導体素子の薄型化が進んでおり、また、これを積層して用いることが多くなっている。従来用いられている薄型パッケージでは、TSOP(Thin Small Outline Package)、TCP(Tape Carrier Package)、BAG(Ball Grid Array) などが知られている。

図6は、従来構造の半導体装置の断面図である。半導体素子(チップ)には250~625μm厚のシリコンチップを用いる。チップ101を支持し、リード103が保持されているインターポーザとしては、75μm厚のポリイミドフィルム102を用いる。ポリイミドフィルム102は、開口部を106を有している。銅箔などからなるリード103は、一端が開口部106に突出し、チップ101の表面に形成された接続電極(パッド)104に直接接続され、他端がポリイミドフィルム102から突出している。このポリイミドフィルムから突出している部分は、アウターリードであり、外部接続端子として外部回路に電気的に接続する。それ以外の部分は、インナーリードである。リードと半導体素子との接続方法としてはパッド上にバンプを形成し多数のリードを一度にバンプに接続するTABテープを用いる方法もある。またポリイミドフィルム102の開口部1

06において、パッド104とリード103との接続部分を含むチップ101上 にエポキシ樹脂などの液状樹脂を滴下して樹脂封止体105を形成する。

[0003]

### 【発明が解決しようとする課題】

インターポーザを使用したパッケージは、インターポーザとチップの接合は、電気的な接続を行うリードによってなされる。インターポーザとチップとの間はリードによって支えられており、その後に行われる樹脂封止により機械的強度と耐湿性などの信頼性を高めていた。しかし、従来技術では、リードの間隔が疎であると、チップとリードとの接続を行なってから樹脂封止を行うと、樹脂封止体とインターポーザとの間で剥離が生じ、これが成長して樹脂にクラックが発生することがあった。クラックは、リード切断につながる虞れがあり、外観上も信頼性からも問題があった。さらにリード間隔が疎であると、リードの接続を行った後樹脂封止を行うまでの間でリードのよれが発生する。とくに、チップサイズに対してピン数の少ない場合にリード分布は疎になり易かった。

## [0004]

さらに、チップ厚が50μm程度の薄さになるとインターポーザに用いるポリイミドフィルムの厚さより薄くなる。このような条件では、ポッティングにより樹脂を滴下して樹脂封止体を形成するには必要以上に樹脂が付着し、厚い半導体装置が形成され、半導体装置の薄型化に反することにもなる。そのため、現在ではポリイミドフィルムとチップに裏面シートを張り付け、その上のチップとリードの接続部分を印刷により樹脂を塗布し樹脂封止体を形成することも行われている。この方法でも、クラックやリードのよれなどリード切断につながる現象が解消せず、問題として残っている。

本発明は、このような事情によりなされたものであり、インターポーザから導出されるリードをチップのパッドに接続する構造において、チップが樹脂封止体に機械的強度が高い状態で密着している半導体装置を提供する。

[0005]

#### 【課題を解決するための手段】

本発明は、インターポーザから導出されるリードをチップのパッドに接続する

構造を有し、リードが疎に配置されている半導体装置において、インターポーザから導出されるリードを増やして、つまり、電気的接続とは無関係のダミーリードを増やしてチップが樹脂封止体に機械的強度が高い状態で密着するようにしたことを特徴としている。リードと共にインターポーザに取り付けたダミーリードが樹脂封止体とチップとの接合強度を向上させる。

すなわち、本発明の半導体装置は、半導体素子と、前記半導体素子の複数の接続電極に接続された複数のリードと、前記半導体素子に電気的に接続されていない少なくとも1本のダミーリードと、前記半導体素子を収容する開口部を有し、一面に先端が前記半導体素子の接続電極に接続された前記リードと前記ダミーリードとを支持する絶縁フィルムと、前記絶縁フィルムの前記開口部において前記リード先端と前記接続電極との接続部分及び前記ダミーリード先端を被覆してなる樹脂封止体とを備えていることを特徴としている。

#### [0006]

前記樹脂封止体に被覆された前記ダミーリード先端は、前記開口部の周端部と前記開口部内部に配置された前記半導体素子の周端部との間に形成配置されているようにしても良い。前記ダミーリード先端は、前記半導体素子の上に延在させるようにしても良い。前記ダミーリードは、前記絶縁フィルムの周端部より内側に配置されているようにしても良い。前記ダミーリードは、前記リード配列の最小ピッチの少なくとも2倍以上のリードピッチの部分に配置させるようにしても良い。前記ダミーリードは、少なくとも2本有し、隣接する2本のダミーリードの先端部分は接合されているようにしても良い。前記ダミーリードは、前記半導体素子の向かい合う2つの辺に形成され、これら向かい合うダミーリードの先端部分は、互いに接続されているようにしても良い。前記ダミーリードの先端は、互のダミーの接続電極と有し、前記ダミーリードの先端は、このダミーの接続電極に接続されているようにしても良い。前記ダミーの接続電極は、電源線又は接地線に電気的に接続されているようにしても良い。

[0007]

#### 【発明の実施の形態】

以下、図面を参照して発明の実施の形態を説明する。

まず、図1を参照して第1の実施例を説明する。

図1は、半導体装置の平面図及び平面図のAーA、線に沿う部分の断面図である。半導体素子(チップ)には150~625μm厚のシリコンチップを用いる。チップ11を支持し、リード13を保持するインターポーザとしては75μm厚のポリイミドフィルム12を用いる。ポリイミドフィルム12は、デバイスホールといわれる開口部16を有している銅箔などからなるリード13は、一端が開口部16に突出し、チップ11の表面に形成された接続電極(パッド)14に直接シングルポイントILB(Inner Lead Bonnding) 法により接続され、他端がポリイミドフィルム12から突出している。このポリイミドフィルムから突出している部分は、アウターリードであり、外部接続端子として外部回路に電気的に接続する(それ以外の部分は、インナーリードである)。リードと半導体素子との接続方法としては、パッド上にバンプを形成し、多数のリードを一度にバンプに接続するTABテープを用いる接続方法もある。

## [8000]

チップ11には複数のパッド14が形成されている。しかし、パッド14は、密に配置されておらず、疎に配置されている。この実施例では、リード13が配置されている領域は、例えば、チップ11の四隅にあり、各辺の中央部分は、リード及びパッドが形成されていない。このような部分は、チップ11と樹脂封止体15との接合力を向上させるリードがないので、この部分に樹脂封止体のクラックが発生し易い。そのためこの実施例では、各辺の中央部分にダミーパッド14′を形成し、これにポリイミドフィルム12に支持されたダミーリード13′を形成する。ダミーリード13′は、電気的な接続に関係しないので、アウターリードを必要としない。したがって、ダミーリード13′は、ポリイミドフィルム12から外へ導出していない。

リードの無い部分にダミーリードが配置されているので、チップが樹脂封止体 に機械的強度が高い状態で密着するようなる。すなわち、リードと共にインター ポーザに取り付けダミーリードが樹脂封止体とチップとの接合強度を向上させる ことが可能になる。

[0009]

また、前記樹脂封止体15は、次のような方法で形成される。ポリイミドフィルム12の開口部16において、パッド14及びダミーパッド14′とリード1 3及びダミーリード13′との接続部分を含むチップ11上にエポキシ樹脂などの液状樹脂を滴下して樹脂封止体15が形成される。

また、ダミーリードは、リードとリードの間が広い部分に配置される。すなわち、リード配列の最小ピッチの2倍以上の広い部分にすくなくとも1本配置させることが可能である。

#### [0010]

次に、図2を参照して第2の実施例を説明する。

図2は、半導体装置の平面図及びこの平面図のA-A'線に沿う部分の断面図である。半導体素子(チップ)には150~625μm厚のシリコンチップを用いる。チップ21を支持し、リード23を保持するインターポーザとしては75μm厚のポリイミドフィルム22を用いる。ポリイミドフィルム22は、デバイスホールといわれるチップ21が配置された開口部26を有している。銅箔などからなるリード23の一端が開口部26に突出し、チップ21の表面に形成されたパッド24に直接シングルポイントILB法により接続され、他端がポリイミドフィルム22から突出している。このポリイミドフィルムから突出している部分はアウターリードであり、外部接続端子として外部回路に電気的に接続する。リードと半導体素子との接続方法としては、パッド上にバンプを形成し、多数のリードを一度にバンプに接続するTABテープを用いる接続方法もある。

### [0011]

チップ21には複数のパッド24が形成されている。しかし、パッド24は、密に配置されておらず、疎に配置されている。この実施例では、リード23が配置されている領域は、例えば、チップ21の四隅にあり、各辺の中央部分は、リード及びパッドが形成されていない。このような部分は、チップ21と樹脂封止体25との接合力を向上させるリードがないので、この部分に樹脂封止体のクラックが生じ易い。そのためこの実施例では、各辺の中央部分に対向した開口部26の周辺部にダミーリード23′を形成配置する。ダミーリード23′は、ポリイミドフィルム22から外へ導出されていない。そしてダミーリード23′のチ

ップ21に対向する一端は、開口部26とチップ21の間に配置されている。

リードの無い部分にダミーリードが配置されているので、チップが樹脂封止体 に機械的強度が高い状態で密着するようなる。すなわち、リードと共にインター ポーザに取り付けダミーリードが樹脂封止体とチップとの接合強度を向上させる ことが可能になる。

#### [0012]

また、前記樹脂封止体25は、第1の実施例と同じように形成される。ポリイミドフィルム22の開口部26において、パッド24とリード23及びダミーリード23′との接続部分を含むチップ21上及びポリイミドフィルム22上にエポキシ樹脂などの液状樹脂を滴下して樹脂封止体25が形成される。ダミーリードは、リード配列の最小ピッチの2倍以上の広い部分にすくなくとも1本配置される。

#### [0013]

次に、図3を参照して第3の実施例を説明する。

図3は、半導体装置の平面図及びこの平面図のA-A'線に沿う部分の断面図である。半導体素子(チップ)には150~625μm厚のシリコンチップを用いる。チップ31を支持し、リード33を保持するインターポーザとしては75μm厚のポリイミドフィルム32を用いる。ポリイミドフィルム32は、チップ21が配置された開口部(デバイスホール)36を有している。銅箔などからなるリード33の一端が開口部36に突出し、チップ31の表面に形成されたパッド34に直接シングルポイントILB法により接続され、他端がポリイミドフィルム32から突出している。このポリイミドフィルムから突出している部分はアウターリードであり、外部接続端子として外部回路に電気的に接続する。リードと半導体素子との接続方法としては、パッド上にバンプを形成し、多数のリードを一度にバンプに接続するTABテープを用いる接続方法もある。

#### [0014]

チップ31には複数のパッド44が形成されている。しかし、パッド34は、 密に配置されておらず、疎に配置されている。この実施例では、リード33が配置されている領域は、例えば、チップ31の四隅にあり、各辺の中央部分は、リ ード及びパッドが形成されていない。このような部分は、チップ31と樹脂封止体のクラックが発生し易い。そのため、例えば、各辺の中央部分に対向した開口部36の周辺部にダミーリードを形成配置する。この実施例では、第1及び第2のダミーリード33′、33″を有している。ダミーリード33′は、隣接する2本のダミーリードからなり、その先端部分が接合されている。ダミーリード33″は、チップ31の向かい合う2つの辺に形成されたリードからなり、これら向かい合うリードの先端部分が互いに接続されている。ダミーリード33″、33″は、ポリイミドフィルム32から外へ導出されていない。

リードの無い部分にダミーリードが配置されているので、チップが樹脂封止体 に機械的強度が高い状態で密着するようなる。すなわち、リードと共にインター ポーザに取り付けダミーリードが樹脂封止体とチップとの接合強度を向上させる ことが可能になる。

## [0015]

また、前記樹脂封止体35は、第1の実施例と同じように形成される。ポリイミドフィルム32の開口部36において、パッド34とリード33及びダミーリード33′、33″との接続部分を含むチップ31上及びポリイミドフィルム32上にエポキシ樹脂などの液状樹脂を滴下して樹脂封止体35が形成される。ダミーリードは、リード配列の最小ピッチの2倍以上の広い部分にすくなくとも1本配置される。

### [0016]

次に、図4及び図5を参照して第4の実施例を説明する。

図4は、半導体装置の平面図及びこの平面図のA-A'線に沿う部分の断面図、図5は、半導体装置の樹脂封止を説明するチップを搭載したインターポーザの断面図である。半導体素子(チップ)には、例えば、先ダイシングなどにより形成された50μm厚程度のシリコンチップを用いる。チップ41を支持し、リード43を保持するインターポーザとしては75μm厚のポリイミドフィルム42を用いる。ポリイミドフィルム42は、デバイスホールといわれるチップ41が配置される開口部46を有している。銅箔などからなるリード43の一端が開口

部46に突出し、チップ41の表面に形成されたパッド44に直接シングルポイントILB法により接続され、他端がポリイミドフィルム42から突出している。このポリイミドフィルムから突出している部分はアウターリードであり、外部接続端子として外部回路に電気的に接続する。リードと半導体素子との接続方法としては、パッド上にバンプを形成し、多数のリードを一度にバンプに接続するTABテープを用いる接続方法もある。

#### [0017]

チップ41には複数のパッド44が形成されている。しかし、パッド44は、密に配置されておらず、疎に配置されている。この実施例では、リード43が配置されている領域は、例えば、チップ41の四隅にあり、各辺の中央部分は、リード及びパッドが形成されていない。このような部分は、チップ41と樹脂封止体45との接合力を向上させるリードがないので、この部分に樹脂封止体のクラックが生じ易い。そのためこの実施例では、各辺の中央部分に対向した開口部46の周辺部にダミーリード43′を形成配置する。ダミーリード43′は、ポリイミドフィルム42から外へ導出されていない。そしてダミーリード43′のチップ41に対向する一端は、開口部46とチップ41の間に配置されている。

リードの無い部分にダミーリードが配置されているので、チップが樹脂封止体 に機械的強度が高い状態で密着するようになる。すなわち、リードと共にインタ ーポーザに取り付けダミーリードが樹脂封止体とチップとの接合強度を向上させ ることが可能になる。

#### [0018]

また、前記樹脂封止体45は、第1万至第3の実施例とは異なる方法により形成される。まず、図5に示すように、チップ41及びポリイミドフィルム42の裏面に裏面シート47を張り付ける。次に、チップ41とポリイミドフィルム42の表面にマスク(図示しない)を施し、樹脂を塗布する。この方法により、ポリイミドフィルム42の開口部46において、パッド44とリード43及びダミーリード43′との接続部分を含むチップ41上及びポリイミドフィルム42上に樹脂封止体45が形成される。樹脂封止体45を形成した後は、裏面シート47は、除去される。ダミーリードは、リード配列の最小ピッチの2倍以上の広い

部分にすくなくとも1本配置される。

以上、各実施例で説明したものは、1つのチップと1つのインターポーザからなる半導体装置であるが、この様な構造の半導体装置を複数個積層し、これを実装基板に搭載させてなる半導体装置にも本発明は適用される。複数個を一体化する方法は、アウターリードを1つにまとめて実装基板に接合するか、積層したインターポーザの端部に外部端子を取り付け、これを実装基板に接合する方法を採用する。

[0019]

【発明の効果】

本発明は、以上の構成により、インターポーザから導出されるリードをチップのパッドに接続し、接続部を樹脂封止する構造において、リード及び前記接続部と樹脂封止体との間にダミーリードを介在させるのでチップを樹脂封止体に機械的強度の高い状態で密着させることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施例の半導体装置の平面図及び断面図。

【図2】

本発明の第2の実施例の半導体装置の平面図及び断面図。

【図3】

本発明の第3の実施例の半導体装置の平面図及び断面図。

【図4】

本発明の第4の実施例の半導体装置の平面図及び断面図。

【図5】

本発明の第4の実施例の半導体装置の製造工程を説明する断面図。

【図6】

従来の半導体装置の平面図及び断面図。

【符号の説明】

11、21、31、41、101・・・半導体素子(チップ)、


12、22、32、42、102・・・ポリイミドフィルム、

- 13、23、33、43、103・・・リード、
- 13'、23'、33'、33"、43'・・・ダミーリード、
- 14、24、34、44、104・・・接続電極 (パッド)、
- 14'・・・ダミーパッド、
- 15、25、35、45, 105 · · · 樹脂封止体、
- 16、26、36、46、106 · · · 開口部、
- 47・・・裏面シート。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【書類名】

要約書

【要約】

【課題】 インターポーザから導出されるリードをチップのパッドに接続する構造において、チップが樹脂封止体に機械的強度が高い状態で密着している半導体装置を提供する。

【解決手段】 半導体装置は、インターポーザ(ここではポリイミドフィルム12)から導出されるリード13をチップ11のパッド14に接続する構造を有し、リード13が疎に配置されている。インターポーザから導出されるリードを増やして、つまり、電気的接続とは無関係のダミーリード13′を増やしてチップ11が樹脂封止体15に機械的強度が高い状態で密着するように構成する。リードと共にインターポーザに取り付けたダミーリードが樹脂封止体とチップとの接合強度を向上させる。

【選択図】 図1

## 出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝